lib:mdl:h1:mdl-h-celvx-010

Differenze

Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.

Link a questa pagina di confronto

Entrambe le parti precedenti la revisione Revisione precedente
Prossima revisione
Revisione precedente
lib:mdl:h1:mdl-h-celvx-010 [2016/10/05 11:00] – [Ingressi digitali veloci] documentazionelib:mdl:h1:mdl-h-celvx-010 [2019/08/29 17:01] (versione attuale) – modifica esterna 127.0.0.1
Linea 1: Linea 1:
 +/*===== H1-LVx =====*/
  
 +==== Ingressi di conteggio bidirezionali ====
 +
 +^:tip:|I tempi di commutazione dipendono dal tipo di carico; i dati riportati si riferiscono a carichi resistivi.|
 +
 +^Tipo di polarizzazione|**Line Driver**|
 +^Frequenza massima|200 kHz|
 +^Tempo minimo tra un fronte di PHA e il successivo di PHB|1,25 ms|
 +^Tempo minimo di acquisizione (hardware) di PHZ|5 ms|
 +^Isolamento|1000 Vrms|
 +^Tensione di funzionamento nominale|3,5 Vdc|
 +^Tensione stato logico 0|0÷0,8 V|
 +^Tensione stato logico 1|2÷5 V|
 +^Caduta di tensione interna|2,0 V|
 +^Resistenza di ingresso tra fase dritta e fase negata|330 Ω|
 +^Lunghezza massima cavi di collegamento al trasduttore|150 m|
 +
 +^Tipo di polarizzazione|**PNP/PP**|
 +^Frequenza massima|200 kHz|
 +^Tempo minimo tra un fronte di PHA e il successivo di PHB|1,25 ms|
 +^Tempo minimo di acquisizione (hardware) di PHZ|5 ms|
 +^Isolamento|1000 Vrms|
 +^Tensione di funzionamento nominale|24 Vdc|
 +^Tensione stato logico 0|0÷2 Vdc|
 +^Tensione stato logico 1|10,5÷26,5 Vdc|
 +^Caduta di tensione interna|1,2 V|
 +^Resistenza di ingresso tra fase dritta e fase negata|3000 Ω|
 +
 +==== Uscite analogiche ====
 +
 +^Tipo di collegamento|In modo comune|
 +^Isolamento|1000 Vrms|
 +^Range di tensione (minimo a vuoto)|-9,8÷9,8 V|
 +^Max. variazione offset|+/-5 mV|
 +^Risoluzione|16 bit|
 +^Corrente massima|1 mA|
 +^Variazione dell'uscita in funzione del carico|95 mV/mA|
 +
 +{{:schemi:sch_an-out_03.png?direct&400|}}